Diseño de circuitos digitales y tecnología de computadores/Biestables

Los biestables son circuitos digitales capaces de almacenar un bit. Constituyen las células de memoria de los sistemas secuenciales. Pueden ser:

Asíncronos: Las variables de entrada actúan directamente sobre sobre el sistema e influyen en las variables de salida si se dan las condiciones necesarias.
Síncronos: Las variables de entrada actúan sobre el sistema en los instantes en que se activa una entrada de control o sincronismo.

Biestables asíncronos[editar]

Biestable SR[editar]

El biestable SR dispone de dos entradas denominadas R (RESET ≡ poner a 'cero') y S (SET ≡ poner a 'uno'), y dos salidas cuyo estado lógico es opuesto.

Entradas		Salidas
R	S	Q^t+1	Q^t+1	Acción
0	0	Q^t	Q^t	No cambia
0	1	1	0	SET
1	0	0	1	RESET
1	1	?	?	(combinación prohibida)

Bloque funcional

El circuito del biestable SR puede realizarse con puertas NOR o NAND. En el circuito con puertas NAND, las entradas S y R son activas a nivel bajo.

La ecuación del próximo estado es una expresión algebraica que relaciona las entradas con el estado actual para conocer el estado final. La ecuación de próximo estado de un biestable SR viene dada por la siguiente función Q^t+1:

Q^t	R	S	Q^t+1
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	X
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	X

Q^t+1 = S + RQ^t

Biestable JK[editar]

El biestable JK aprovecha la combinación prohibida del biestable SR.

J	K	Q^t+1	Acción
0	0	Q^t	No cambia
0	1	0	RESET
1	0	1	SET
1	1	Q^t	Cambia

Bloque funcional

El biestable JK puede implementarse a partir de un biestable SR:

Q^t	J	K	Q^t+1	S	R
0	0	0	0	0	X
0	0	1	0	0	X
0	1	0	1	1	0
0	1	1	1	1	0
1	0	0	1	X	0
1	0	1	0	0	1
1	1	0	1	X	0
1	1	1	0	0	1

S = JQ^t

R = KQ^t

Ecuación del próximo estado:
Q^t+1 = S + RQ^t = JQ^t + KQ^t

Biestables síncronos[editar]

Además de las entradas de información disponen de una entrada de control cuya misión es establecer el instante en el que actúan las entradas de información sobre el biestable.

Los biestables síncronos se clasifican en:

biestables sincronizados por nivel
biestables sincronizados por cambio de nivel (flip-flop)

Biestables sincronizados por nivel[editar]

Biestable SR (sincronizado por nivel alto)[editar]

C	R	S	Q^t+1	Acción
0	X	X	Q^t	No cambia
1	0	0	Q^t	No cambia
1	0	1	1	SET
1	1	0	0	RESET
1	1	1	-	combinación prohibida

a) Circuito b) Bloque funcional

La etiqueta C1 representa una dependencia de control con respecto a las entradas R y S; cuando C=0 el biestable no modifica su estado en función de R y S (se inhiben).

Las entradas asíncronas son terminales adicionales sobre el biestable que sirven para establecer su estado de salida con prioridad absoluta, es decir, si están activas se ignora el estado de las otras entradas de información y sincronismo. Normalmente son activas a nivel bajo.

S_a	R_a	C	S	R	Q^t+1	Q^t+1	Acción
0	0	X	X	X	1	1	combinación prohibida
0	1	X	X	X	1	0	CLEAR
1	0	X	X	X	0	1	PRESET
1	1	0	X	X	Q^t	Q^t	no cambia
1	1	1	0	0	Q^t	Q^t	no cambia
1	1	1	0	1	0	1	RESET
1	1	1	1	0	1	0	SET
1	1	1	1	1	0	0	combinación prohibida

Bloque funcional

Biestable D (transparent latch)[editar]

Tiene una única entrada de información. Se utiliza para almacenar un bit.

E	D	Q^t+1	Ecuación del próximo estado
0	X	Q^t	Q^t+1 = Q^t
1	0	0	Q^t+1 = D
1	1	1	Q^t+1 = D

Circuito con puertas NOR

Bloque funcional

Biestables sincronizados por cambio de nivel (flip-flops)[editar]

Biestable D maestro-esclavo[editar]

El biestable maestro-esclavo (master-slave) está formado por dos biestables sincronizados por nivel, interconectados por sus terminales de información (la salida del primero con la entrada del segundo) y con sus entradas de sincronismo inversas (se dice que funcionan en contrafase). Al primer biestable se le denomina maestro y al segundo, esclavo, seguidor o subordinado.

La figura siguiente muestra el circuito de un biestable D master/slave.

Cuanto C=0, el maestro está desconectado de su entrada de información (D_IN) y el esclavo está habilitado, mostrando en sus salidas (D_OUT) el estado del maestro (D_MSTR).

Cuando C=1, el esclavo se desconecta del maestro y mantiene el estado de salida (D_OUT), mientras que el maestro habilita su entrada de información (D_IN).

En el instante en que C cambia de 0 a 1 (flanco descendente), el maestro se desconecta de su entrada de información y el esclavo actualiza su estado, que está determinado por el que posee el maestro. El biestable D master/eslave se comporta como un biestable sincronizado por flanco.

En el símbolo de un biestable D sincronizado por flanco, la entrada de sincronismo se representa mediante un triángulo isosceles. Junto al símbolo de inversión lógica (círculo), indica que el biestable está sincronizado por flanco descendente; en caso contrario (sin círculo), está sincronizado por flanco ascendente:

Sincronizado por flanco ascendente

Sincronizado por flanco descendente

Desinhibición de un flip-flop[editar]

En los sistemas secuenciales, la desinhibición es diferente a la de los combinacionales. Su fórmula es siempre Q^t+1=Q^t, es decir, se mantiene el estado de salida.

El siguiente ejemplo muestra el circuito de desinhibición del flip-flop D y el bloque funcional correspondiente.