VHDL / Ejemplos / Puerta triestado

De Wikilibros, la colección de libros de texto de contenido libre.

[editar] Descripción

El objetivo es crear una puerta que tenga una señal de operación la cual, a estado alto, habilite la salida, por lo tanto el valor de la entrada pasará a la salida. Cuando la señal de operación esté a nivel bajo la puerta no sacará una señal, es decir, estará en alta impedancia.

• Entradas:
  • entrada: entrada de datos.
  • op: señal que indica el modo de funcionar de la puerta.
• Salidas:
  • salida: salida de datos.

[editar] Código

LIBRARY IEEE;
 USE IEEE.std_logic_1164.ALL;
 ENTITY triestado IS
    PORT(op, entrada: IN std_logic;
         salida: OUT std_logic);
 END triestado;
 
 ARCHITECTURE
    PROCESS(entrada,op)
    BEGIN
       IF op='1' THEN salida <=entrada;
       ELSE salida='Z';
       END IF;
    END PROCESS;
 END ARCHITECTURE;

[editar] Test Bench

[editar] Resultados