Programación en VHDL/Ejemplos/Sumador
De Wikilibros, la colección de libros de texto de contenido libre.
El objetivo es crear un sumador que dadas dos entradas de datos devuelva la suma de estos.
- Entradas:
- a: operando 1.
- b: operando 2.
- Salidas:
- salida: suma de las entradas.
library IEEE;
use IEEE.STD_LOGIC_1164.all;
ENTITY sum IS
PORT (a : IN std_logic_vector(3 DOWNTO 0);
b : IN std_logic_vector(3 DOWNTO 0);
salida : OUT std_logic_vector(4 DOWNTO 0));
END sum;
ARCHITECTURE synth OF sum IS
BEGIN
PROCESS (a, b) IS
BEGIN
salida <= a + b;
END PROCESS;
END synth;
